多聲道氣體超聲波流量計(jì)信號(hào)處理探討 五十一

4．3．2計(jì)數(shù)器模塊

本設(shè)計(jì)中的計(jì)數(shù)器模塊采用Veri log HDL語(yǔ)言進(jìn)行設(shè)計(jì)，設(shè)計(jì)的計(jì)數(shù)器計(jì)數(shù)頻率為200MHz，該頻率由PLL提供，計(jì)數(shù)器的位數(shù)為24位，計(jì)數(shù)的結(jié)果送給24位的移位寄存器，在由移位寄存器傳輸給單片機(jī)。下面給出由Verilog HDL語(yǔ)言實(shí)現(xiàn)的計(jì)數(shù)器的源代碼。

Clk信號(hào)是來(lái)自FPGA的外部有源晶振50MHz的時(shí)鐘信號(hào)，周期為20ns，計(jì)數(shù)器工作的時(shí)鐘頻率為經(jīng)過PLL倍頻后產(chǎn)生的200MHz的信號(hào)，周期為5ns，Reset信號(hào)為來(lái)自單片機(jī)的復(fù)位信號(hào)，每次重新計(jì)數(shù)時(shí)使計(jì)數(shù)器復(fù)位清零，為下一次計(jì)數(shù)做準(zhǔn)備。Enable為計(jì)數(shù)允許信號(hào)，即計(jì)數(shù)開始信號(hào)。Cnt end信號(hào)是計(jì)時(shí)結(jié)束信號(hào)，來(lái)自電壓比較器，當(dāng)接收到的超聲波信號(hào)電壓大于電壓比較器設(shè)置的基準(zhǔn)電壓是，電壓比較器會(huì)產(chǎn)生電壓比較脈沖，即計(jì)時(shí)結(jié)束信號(hào)。Cont為24位的計(jì)時(shí)結(jié)果數(shù)據(jù)，計(jì)時(shí)結(jié)束后，計(jì)數(shù)器把計(jì)時(shí)結(jié)果數(shù)據(jù)傳遞給數(shù)據(jù)輸出模塊，在有數(shù)據(jù)輸出模塊傳輸給單片機(jī)。

超聲波流量計(jì)